HardCopy V---Altera
當您的FPGA原型設計準備量產(chǎn)時,Altera HardCopy V ASIC幫助您以最低風險實現(xiàn)最低總成本和最低功耗。HardCopy V ASIC與Stratix V FPGA封裝、引腳和信號完整性兼容,使您能夠比任何其他ASIC方法提前交付產(chǎn)品。
統(tǒng)一的設計環(huán)境
采用Stratix V FPGA對系統(tǒng)進行無縫原型開發(fā),在交付ASIC設計之前,全面準備好系統(tǒng)投產(chǎn)。Altera HardCopy設計中心使用成熟的全包工藝來實現(xiàn)低成本、低功耗、功能等價、引腳兼容的HardCopy V器件。
更低的風險和總成本
與臺積電(TSMC)的合作有利于大批量生產(chǎn)易于制造、高可靠性的HardCopy V ASIC。采用Stratix V FPGA對您的設計進行原型開發(fā),Altera的設計方法提供低風險和低成本。
相關鏈接
HardCopy ASIC系列簡介
Stratix V FPGA系列
知識產(chǎn)權和參考設計